Wywiad | "Rozmowy na temat mocy ARM vs. x86 są fałszywe" - Robert Hallock z Intela o strategii Lunar Lake i o tym, jak jest ona dobrze przygotowana do zakwestionowania narracji o wydajności ARM

NBC: Mówi się, że Lunar Lake (LNL) oferuje 100 TOPS całkowitej wydajności AI. Jaki będzie docelowy poziom mocy, który zostanie osiągnięty w porównaniu z Meteor Lake?

RH: Procesory Lunar Lake dla laptopów znacząco zwiększą możliwości przetwarzania AI, oferując do 120 TOPS z CPU, GPU i NPU (łącznie). Stanowi to trzykrotny wzrost w porównaniu do naszych obecnych produktów Meteor Lake. Zakładając, że pytają Państwo o TDP produktów, takie specyfikacje zostaną udostępnione bliżej premiery.

Ujawniliśmy jednak, że pobór mocy pakietów Lunar Lake jest ogólnie zmniejszony o 40% w porównaniu do Meteor Lake, więc mogą Państwo bezpiecznie założyć, że wzrost wydajności Lunar Lake nie odbywa się kosztem podwyższonego TDP. Wydajność/wat jest znacznie lepsza w przypadku notebooków.

NBC: Czy oprócz rdzeni E Skymont, Lunar Lake posiada również samodzielne rdzenie E w wyspie o niskim poborze mocy (LP), tak jak miało to miejsce w przypadku Meteor Lake? Jeśli tak, to czy mamy do czynienia z konfiguracją 4+4+2?

RH: W generacji produktów Meteor Lake, nasza pełna konfiguracja składała się z: 2 rdzeni LP E-C2T, 8 rdzeni LP E-C8T i 6 rdzeni LP-C12T (łącznie 16 rdzeni LP-C22T). Kompleks rdzeni LP E był ogólnie całkiem dobry w ograniczaniu obciążeń, takich jak odtwarzanie wideo i telekonferencje, ale nie zawsze mógł osiągnąć ten cel, ponieważ liczba wątków czasami przekraczała rozmiar kompleksu 2C2T.

Patrząc na kompleks rdzeni E 8C8T, były one całkiem dobre pod względem wydajności, ale nowe rdzenie E w Lunar Lake ("Skymont") oferują 1,68x większą wydajność przy tej samej częstotliwości i mogą pracować przy niższej mocy czynnej.

Ze względu na radykalną poprawę perf/W w Skymont, zdecydowaliśmy się połączyć ideę rdzeni E i LP E w jedną całość: Kompleks rdzeni E 4C4T Lunar Lake jest również wyspą o niskim poborze mocy. Rdzenie Skymont zapewniają nam szerszy zakres wydajności i mocy, co pozwala nam uprościć projekt, jednocześnie zyskując zarówno na efektywności energetycznej, jak i wydajności obliczeniowej.

Być może w przyszłości nie zawsze będziemy podejmować takie same decyzje, ponieważ technologie rdzeni i procesów będą się zmieniać, ale to właśnie miało sens w obecnej generacji i jesteśmy niezwykle zadowoleni z "dynamicznego zakresu" wydajności i mocy, jakie może zaoferować kompleks Skymont.

NBC: Jakie jest uzasadnienie dla braku hiperwątkowości na rdzeniach P z LNL? Rozumiem, że tym razem rdzenie P są całkiem wydajne, ale czy nie miałoby sensu włączenie opcji HT przynajmniej w BIOS-ie dla laptopów z wyższymi limitami mocy?

RH: W czasie, gdy wprowadzono Hyperthreading, było to sprytne rozwiązanie zwiększające wydajność bez konieczności pakowania większej liczby fizycznych rdzeni. Ale każdy w branży technicznej wie, że wątek SMT niekoniecznie oferuje taką samą wydajność jak "prawdziwy" wątek na fizycznym rdzeniu.

Rozumiemy, że jest to dość radykalna rozmowa, biorąc pod uwagę, że SMT jest typową funkcją od prawie 20 lat. Wkraczamy jednak w erę, w której technologie procesowe i architektury rdzeni mogą umożliwić nowy lub inny zestaw decyzji projektowych.

W przypadku Lunar Lake aktywnie zdecydowaliśmy się usunąć Hyperthreading, ponieważ Skymont i Lion Cove (oraz ich następcy) pozwalają nam osiągnąć lepszą wydajność, moc i powierzchnię niż może zapewnić SMT. Innymi słowy: "prawdziwe rdzenie" szybko stają się lepszym rozwiązaniem niż wątki SMT.

Nie zawsze będzie to prawdą w przypadku wszystkich produktów i wszystkich segmentów, ale jest to najlepsza odpowiedź dla produktu takiego jak Lunar Lake, który stara się zmaksymalizować wydajność na wat w scenariuszach o bardzo niskim poborze mocy.

Takie podejście prowadzi do znacznej wielowymiarowej poprawy: dzięki usunięciu SMT, nowe rdzenie P zapewniają o 15% wyższą wydajność na wat, 10% wyższą wydajność na obszar matrycy i 30% wyższą wydajność na moc/obszar.

NBC: Czy wartości LNL PL1/PL2 i konfiguracje TDP będą podobne do tego, co widzimy obecnie w przypadku Meteor Lake (MTL), czy też możemy spodziewać się, że będą one wyższe?

RH: Nie ujawniliśmy jeszcze tych szczegółów, ale zrobimy to w momencie premiery. Proszę być na bieżąco!

NBC: Czy możemy spodziewać się, że Thunderbolt 5 i Wi-Fi 7 staną się głównym nurtem w laptopach LNL?

RH: Wyobrażam sobie, że zobaczą Państwo kilka projektów systemów, które przyjmą samodzielny kontroler Thunderbolt 5, ale Lunar Lake zawiera zintegrowany Thunderbolt 4 i będzie to najczęstsze rozwiązanie. Systemy Lunar Lake wymagają co najmniej dwóch portów Thunderbolt 4, po jednym z każdej strony obudowy, a krzem obsługuje do trzech portów łącznie.

Wi-Fi 7 jest również zintegrowane z SoC Lunar Lake, oferując znaczący postęp w stosunku do Wi-Fi 6E. Większe kanały Wi-Fi 7 i zaawansowane techniki modulacji pozwalają na teoretyczne maksymalne prędkości do 5,9 Gb/s i zwiększoną niezawodność przy bardzo niskich opóźnieniach. Integracja cyfrowego MAC, logiki i pamięci w SoC skutkuje mniejszą i bardziej wydajną konstrukcją.

NBC: Czy nadchodzą jakieś zmiany w specyfikacji Intel Evo z LNL?

RH: Intel przedstawi szczegóły dotyczące nowej edycji Intel Evo w momencie premiery.

NBC: Czy może Pan wyjaśnić, dlaczego Intel zdecydował się na TSMC N3B zamiast wewnętrznego węzła Intela, takiego jak Intel 4?

RH: Intel zdecydował się na TSMC N3B dla Lunar Lake w ramach swojej strategii IDM 2.0, umożliwiając naszym zespołom projektowym wybór technologii procesowych, które spełniają cele związane z harmonogramem produktu, mocą i wydajnością. Płytka obliczeniowa wykorzystuje TSMC N3B, a płytka kontrolera platformy wykorzystuje TSMC N6, obie połączone z płytką bazową Intel 1227.1 za pośrednictwem technologii Intel Foveros.

Montaż, testowanie i pakowanie również odbywa się w zakładach Intela. Różne produkty mogą wymagać innego zestawu technologii procesowych, ale nasza strategia IDM 2.0 pozwala nam dokonywać tych wyborów, zamiast polegać wyłącznie na technologii procesowej.

NBC: Zgodnie z tym, co do tej pory słyszeliśmy, czy nie uważa Pan, że schemat nazewnictwa może być mylący dla osób nietechnicznych, zwłaszcza że wydaje się, że nie ma już etykiet H, HX ani U?

RH: Chociaż nie ujawniliśmy jeszcze numerów modeli dla produktów Lunar Lake, nasz kierunek i intencje są nieskomplikowane. Szczegółowe informacje na ten temat podamy przed udostępnieniem produktu.

NBC: Bazując na powyższym pytaniu, czy możemy zobaczyć SKU H, HX lub U w przyszłości, czy też będzie to tylko V?

RH: Przedstawimy szczegóły dotyczące tabeli SKU w momencie premiery.

NBC: Czy Panther Lake będzie oferować wsparcie dla tylnego zasilania, czy jest jeszcze za wcześnie, aby o tym mówić?

RH: Jest zbyt wcześnie, by o tym mówić.

NBC: Wreszcie, jakie są przemyślenia Intela na temat nowej fali laptopów ARM i czy są jakieś własne plany Intela dotyczące ARM, które może Pan obecnie omówić?

RH: Jesteśmy głęboko przekonani, że toczące się dyskusje na temat mocy ARM i x86 opierają się na fałszywych przesłankach, ponieważ to nie architektura zestawu instrukcji (ISA) dyktuje moc.

Nasz pogląd jest fizyczny: tranzystory kosztują energię. Projekt procesora, który zwiększa liczbę rdzeni, zwiększa rozmiar NPU, zwiększa rozmiar grafiki lub zwiększa złożoność tkaniny, nie jest darmowy. Decyzje te nieodłącznie zwiększają pobór mocy i TDP pakietów do poziomu tego, co konsumenci historycznie widzieli w konwencjonalnych procesorach Windows/Linux.

Innymi słowy: wdrożenie funkcji i wydajności, których oczekuje rynek, wiąże się z "typowym kosztem", niezależnie od tego, czy jest to procesor x86, czy ARM ISA. Tak więc, jeśli dodanie złożoności kosztuje energię na dowolnym ISA, to staje się to bitwą pomiędzy tym, który zestaw wyborów projektowych zapewnia najlepszą wydajność / moc / powierzchnię (PPA), aby spełnić oczekiwania konsumentów.

Wierzymy, że Lunar Lake ma odpowiedni zestaw decyzji projektowych, aby wygrać:

- Architektura rdzeni E Skymont podnosi IPC o 68%, pozwalając nam poprawić PPA poprzez połączenie rdzeni LP E i E w jeden kompleks.
- Architektura rdzeni P Lion Cove to +15 do +20% IPC. Została również przeprojektowana i podzielona na partycje, aby była bardziej skalowalna i bardziej precyzyjna w doborze napięcia/taktowania.
- Thread Director po raz kolejny został ulepszony dzięki strefom ograniczającym, które pozwalają nam z wdziękiem zarządzać pasożytniczymi przypadkami zasilania do pozycji niskiego poboru mocy.
- Dodaliśmy 8 MB pamięci podręcznej po stronie pamięci, która może wyeliminować potrzebę dostępu do głównej pamięci w pakiecie. Zmniejsza to regularnie zużycie energii przez SoC.
- Przenieśliśmy pamięć na pakiet, co zmniejsza koszt zasilania PHY pamięci DRAM o ~40%.
- Wydajność graficzna/W wzrosła o 1,5x.
- Wydajność NPU wzrosła o >2x przy tej samej mocy i ~4x ogólnie.
- Zbudowaliśmy całkowicie nowy układ o niskim poborze mocy, aby zintegrować kafelek obliczeniowy.
- Zmieniliśmy naszą strategię architektoniczną w tym produkcie, aby wyeliminować nieefektywność SMT, co pozwoliło nam również poprawić PPA

Ze względu na takie wybory, wierzymy, że Lunar Lake może osiągnąć niższą moc pakietu niż projekty ARM ceteris paribus. Cieszymy się, że możemy pokazać, jak niskoenergetyczne mogą być układy x86 w czasach, gdy projekty ARM-on-Windows zmierzają w innym kierunku.

Własny